A fabricante de chips AMD deu a entender que a nova tecnologia de transistor manterá a Lei de Moore viva pelos próximos seis a oito anos, mas, como se pode imaginar, custará mais.
Moore previu, baseado em suas observações da indústria, que o número de transistores em um processador dobraria, em média, a cada dois anos e mantendo o mesmo (ou menor) custo e o mesmo espaço.
Enquanto isso, a empresa ainda planeja comercializar novos chips baseados em sua arquitetura Zen 4 no próximo ano, incluindo o Bergamo. Este pretende competir com os chips baseados em Arm para computação nativa em nuvem.
Em uma entrevista com Aaron Rakers, analista da Wells Fargo, no TMT Summit da empresa financeira, o CTO da AMD, Mark Papermaster, falou sobre as direções futuras e o roteiro de curto prazo da empresa.
Rakers perguntou sobre a família Zen e sua arquitetura baseada em chiplet versus a arquitetura monolítica vista nas CPUs da Intel, e se isso continuaria a servir a AMD pelos próximos quatro a cinco anos, ou se outra abordagem inovadora poderia ser necessária.
“A inovação sempre contorna as barreiras”, disse Papermaster. “Posso ver uma nova e empolgante tecnologia de transistor para os próximos – tanto quanto você pode realmente planejar essas coisas – cerca de seis a oito anos, e é muito, muito claro para mim os avanços que faremos para continuar melhorando o tecnologia de transistor, mas eles são mais caros”, disse ele.
AMD diz que tecnologia de transistor manterá a lei de Moore viva por 6 a 8 anos
No passado, fabricantes de chips como AMD e Intel podiam dobrar a densidade do transistor a cada 18 a 24 meses e permanecer dentro do mesmo envelope de custos, mas esse não é mais o caso, afirmou Papermaster.
“Portanto, teremos inovações na tecnologia de transistores. Teremos mais densidade. Teremos menor potência, mas custará mais. Portanto, a forma como você monta as soluções precisa mudar”, disse. ele disse.
Em parte, isso já foi resolvido com a arquitetura Infinity da AMD, de acordo com a Papermaster, que permitiu a abordagem modular da arquitetura chiplet que vê um chip construído a partir de várias matrizes, possivelmente fabricados usando diferentes nós de processo, vinculados por meio de uma interconexão padronizada.
“Os chiplets são realmente uma maneira de repensar como a indústria de semicondutores está avançando”, disse ele.
Isso “irá manter a inovação em andamento e manteremos, direi, um equivalente à Lei de Moore, o que significa que você continua a dobrar essa capacidade a cada 18 a 24 meses, [esta] é a inovação em torno de como a solução é montada ,” ele adicionou.
O que isso representa?
O que isso significa é que o futuro será heterogêneo, de acordo com Papermaster, embora já tenhamos percorrido esse caminho no nível do sistema se você observar como as CPUs e GPUs são combinadas para acelerar certas cargas de trabalho.
“Portanto, você terá que usar aceleradores, aceleração de GPU, funções especializadas, computação adaptativa como adquirimos com a Xilinx, que fechou em fevereiro deste ano, disse ele.
“Esses elementos terão que se unir, e você verá uma tremenda inovação em como eles se juntam e isso realmente nos manterá no ritmo, e realmente precisamos, porque você pode apenas olhar para as demandas da computação , eles não diminuíram nem um pouco. Na verdade, eles estão crescendo rapidamente com a IA se tornando cada vez mais prevalente “, explicou Papermaster.
Enquanto isso, os clientes de nuvem de hiperescala estão cada vez mais solicitando plataformas otimizadas para cargas de trabalho importantes, especialmente em relação a desempenho e eficiência de energia, e isso tem moldado o desenvolvimento da AMD, de acordo com a Papermaster.
Falando sobre o recém-lançado processador Epyc “Genoa” de quarta geração, ele afirmou que oferece uma vantagem de custo total de propriedade para os clientes e o entrega em tempo hábil.
“O que Genoa faz é alavancar o fato de que pegamos o complexo da CPU e o mudamos de 7 nm para 5 nm. Lembre-se do que eu disse antes, novos transistores ainda oferecem mais densidade e mais desempenho por watt. Portanto, combinamos 5 nm na CPU com nossas técnicas de design e melhoramos 48% na eficiência de computação”, disse Papermaster.
“Portanto, é um enorme ganho geracional de desempenho por watt. E é assim que conseguimos passar de 64 núcleos em um único soquete para 96 ??núcleos em um único soquete.”
Mas a empresa também está tentando oferecer mais opções para clientes de hiperescala.
“Nossa pilha tem uma cobertura incrível de cima para baixo agora, com o tipo de granularidade que nossos clientes precisam para realmente cobrir a hiperescala através da empresa, e estamos adicionando no primeiro semestre deste ano, o que chamamos de Bergamo, que estará com nosso Zen 4c”, disse.
AMD Bergamo
O Bergamo ainda é o Zen 4, ele executa um código como o Genoa, mas tem metade do tamanho, acrescentou Papermaster, que competirá frente a frente com as soluções baseadas em Graviton e Arm, onde a frequência máxima não é necessária.
“Digamos que você esteja executando cargas de trabalho como cargas de trabalho Java ou cargas de trabalho de taxa de transferência que não precisam executar a frequência de pico, mas você precisa de muitos núcleos. Portanto, estamos adicionando isso no primeiro semestre de 2023. E depois, em 2023, estamos adicionando o Siena, que é uma variante voltada para o espaço de telecomunicações. Portanto, estamos muito, muito empolgados com o crescimento da TAM em servidores”, disse ele.
O Siena, que foi divulgado no evento Financial Analyst Day da AMD em junho, aparentemente foi projetado para aplicativos inteligentes de borda e telecomunicações e, portanto, poderá competir com a família Xeon D da Intel, que possui funções integradas de rede e qualidade de serviço (QoS).
A Papermaster também mencionou o Genoa-X, que é uma versão dos processadores Epyc de quarta geração, mas com mais de 1 GB de cache L3 empilhado diretamente sobre a matriz da CPU para aumentar as cargas de trabalho de alto desempenho, como EDA (automação de design eletrônico) ou processamento de banco de dados . Este chip também é esperado em 2023.
Em resposta a uma pergunta sobre a aquisição pela AMD da especialista em FPGA Xilinx e fornecedora de rede Pensando, Papermaster disse: “Acho que as pessoas não perceberam o quão importante essas aquisições foram em termos de completar o portfólio da AMD”.
Com o Xilinx, é “computação adaptativa”, afirmou, explicando que não se tratava apenas de FPGAs, mas da capacidade do Xilinx de combinar um FPGA com núcleos de processador Arm ou mesmo implementar núcleos Arm usando um FPGA.
“E com o Pensando, temos um SmartNIC programável que é absolutamente um jogo de liderança. Ele está sendo adotado em hiperescala e possui 144 mecanismos P4”, disse Papermaster. P4 é uma linguagem de programação para controlar planos de encaminhamento de pacotes em dispositivos de rede e provavelmente desempenhará um papel em microsserviços no datacenter, acrescentou.
Finalmente, Papermaster deu a entender que a AMD não desistiu completamente de um processador de servidor baseado em Arm.
“Como alguns devem se lembrar, tínhamos nosso roteiro quando você volta oito, nove anos atrás, com Arm e x86, e derrotamos o Arm em nosso roteiro de CPU porque o ecossistema ainda tinha muito a percorrer”, disse ele .
“Poderíamos ter feito isso. Tínhamos uma abordagem de design que tornaria o design Arm personalizado para AMD com desempenho igual ao x86, mas o ecossistema não estava lá. Portanto, mantivemos nosso foco no x86 e dissemos, vamos observe o espaço em Arm”, acrescentou, observando que “Arm agora está desenvolvendo um ecossistema mais robusto”.
Papermaster disse que a estratégia atual da AMD é “manter nosso desempenho x86 de tal forma que seja uma capacidade de liderança”, mas acrescentou que “se alguém tiver motivos para querer Arm, temos nosso grupo personalizado e estamos felizes em trabalhar com eles para implementar em nossa solução básica. Não somos casados ??com um ISA.”
